Dr. G. Yamuna, A. L. A. S. M. Low Power Multi Valued Combinational Logic Gates Design Using Carbon Nanotubes . DE 2021, 14840-14852.